(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平7-264018

(43)公開日 平成7年(1995)10月13日

(51) Int.Cl.⁶

體別記号 庁内整理番号 FΙ

技術表示箇所

H03K 5/08

T

G01R 19/165

H 0 3 M 1/34

審査請求 未請求 請求項の数3 OL (全 11 頁)

(21)出願番号

特顯平6-55804

(71)出願人 000001258

川崎製鉄株式会社

(22)出庭日 平成6年(1994) 3月25日 兵庫県神戸市中央区北本町通1丁目1番28

冄

(72)発明者 植野 雅之

東京都千代田区内幸町二丁目2番3号 川


崎製鉄株式会社東京本社内

(74)代理人 弁理士 高矢 論 (外2名)

(54) 【発明の名称】 チョッパ型コンパレータ

(57)【要約】

【目的】 電圧利得を上昇させ、動作速度を向上する。 【構成】 比較動作時には、閾値シフトスイッチSWS 1及びSWS2がいずれもオンとなる。コンデンサC1 の電位が上昇し、コンデンサC2の電位が下降し、イン バータゲートG1の入力の電位が上昇すると、MOSト ランジスタM5及びM6のゲートの電位が上昇して前記 コンデンサC2の電位はより下降し、MOSトランジス タM7及びM8のゲート電位が下降して前記インバータ ゲートGの入力の電位はより上昇する。電圧利得が上昇 されたのと同等の効果が得られ、比較動作速度を向上で きる。閾値シフトスイッチSWS1及びSWS2は、基 本的に比較動作時にオンとすればよく、新たなクロック 信号が不要である。



1

【特許請求の範囲】

【請求項1】第1インバータゲートの出力と第2インバータゲートの入力との間を第2コンデンサで直列接続しておき、基準電圧及び該基準電圧と比較されるアナログ入力電圧を、前記第1インバータゲートの入力に対して直列接続される第1コンデンサを経て前記第1インバータゲートへと交互に入力するようにし、又、この交互入力の際、一方の入力時に前記第1インバータゲートの入力と出力との短絡リセット及び前記第2インバータゲートの入力と出力との短絡リセットを行い、他方の入力時 10の前記第2インバータゲートの出力にて、前記基準電圧と前記アナログ電圧との大小関係を判定するようにしたチョッパ型コンパレータにおいて、

その論理関値をシフトさせることができる前記第1イン バータゲートと、

その論理閾値をシフトさせることができる前記第2イン バータゲートと、

前記第2インバータゲートのL状態の出力時に比べて、そのH状態の出力時には、前記第1インバータゲートの 論理園値を下降シフトさせる第1論理園値シフト回路

前記第1インバータゲートのL状態の出力時に比べて、そのH状態の出力時には、前記第2インバータゲートの 論理閾値を下降シフトさせる第2論理閾値シフト回路と を備えたことを特徴とするチョッパ型コンパレータ。 【請求項2】請求項1において、

前記第1インバータゲートが、PチャネルMOSトランジスタM1及びM5又NチャネルMOSトランジスタM2及びM6を有し、それぞれのソース及びドレインについて、電源VDD側からグランドGND側へ、前記Pチョン・ネルMOSトランジスタM5、M1、前記NチャネルMOSトランジスタM2、M6の順に直列接続されており、前記PチャネルMOSトランジスタM1のゲートと前記NチャネルMOSトランジスタM2のゲートとが当該第1インバータゲートの入力とされ、前記PチャネルMOSトランジスタM2のドレインとの接続点が当該第1インバータゲートの出力とされ、前記PチャネルMOSトランジスタM5のゲートと前記NチャネルMOSトランジスタM5のゲートと前記NチャネルMOSトランジスタM5のゲートと前記NチャネルMOSトランジスタM6のゲートとが当該第1インバータゲートの治理関値シフト入力とされているものであり、

前記第2インバータゲートが、PチャネルMOSトランジスタM3及びM7又NチャネルMOSトランジスタM4及びM8を有し、それぞれのソース及びドレインについて、電源VDD側からグランドGND側へ、前記PチャネルMOSトランジスシタM7、M3、前記NチャネルMOSトランジスタM4、M8の順に直列接続されており、前記PチャネルMOSトランジスタM3のゲートと前記NチャネルMOSトランジスタM4のゲートとが当該第2インバータゲートの入力とされ、前記Pチャネ

ルMOSトランジスタM3のドレインと前記Nチャネル MOSトランジスタM4のドレインとの接続点が当該第 2インバータゲートの出力とされ、前記PチャネルMO SトランジスタM7のゲートと前記NチャネルMOSト ランジスタM8のゲートとが当該第2インバータゲート の論理閾値シフト入力とされているものであり、

前記基準電圧と前記アナログ電圧との大小関係の判定時 にオンとなる第1関値シフトスイッチを有し、該第1関 値シフトスイッチにて、前記第1インバータゲートの前 記論理関値シフト入力と、前記第2インバータゲートの 出力とが接続されており、

前記第1閾値シフトスイッチ及び該第1閾値シフトスイッチでの接続にて、前記第1論理閾値シフト回路が構成され。

前記基準電圧と前記アナログ電圧との大小関係の判定時にオンとなる第2関値シフトスイッチを有し、該第2関値シフトスイッチにて、前記第2インバータゲートの前記論理関値シフト入力と、前記第1インバータゲートの出力とが接続されており、

20 前記第2園値シフトスイッチ及び該第2園値シフトスイッチでの接続にて、前記第2論理園値シフト回路が構成されていることを特徴とするチョッパ型コンパレータ。 【請求項3】請求項2において、

前記PチャネルMOSトランジスタM5及びM7を省略するか、あるいは、前記NチャネルMOSトランジスタM6及びM8を省略したことを特徴とするチョッパ型コンパレータ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、一般的なチョッパ型コ ンパレータ、即ち、第1インバータゲートの出力と第2 インバータゲートの入力との間を第2コンデンサで直列 接続しておき、基準電圧及び該基準電圧と比較されるア ナログ入力電圧を、前記第1インバータゲートの入力に 対して直列接続される第1コンデンサを経て前記第1イ ンバータゲートへと交互に入力するようにし、又、この 交互入力の際、一方の入力時に前記第1インバータゲー トの入力と出力との短絡リセット及び前記第2インバー タゲートの入力と出力との短絡リセットを行い、他方の 入力時の前記第2インバータゲートの出力にて、前記基 準電圧と前記アナログ電圧との大小関係を判定するよう にしたチョッパ型コンパレータに係り、特に、クロック 信号の数の増加等で制御が複雑にならないようにしなが ら、又、消費電力の増加を抑えながら、動作速度を向上 することができるチョッパ型コンパレータに関する。 [0002]

【従来の技術】A/DコンバータやD/Aコンバータは、計測装置、例えばデジタルボルトメータやプログラム電源等、工業用分野では古くから用いられている。

当該第2インバータゲートの入力とされ、前記Pチャネ 50 又、近年、A/Dコンバータ等は、コンパクトディスク

プレーヤ等の民生用や、デジタル回線に電話を接続する ためのコーデック等の特殊分野等にも用いられるように なっている。又、高速動作が可能なA/Dコンバータと して、フラッシュ型A/Dコンバータが知られている。 又、このようなフラッシュ型A/Dコンパータの1つ に、2ステップフラッシュ型A/Dコンバータがある。 該2ステップフラッシュ型A/Dコンバータ等、近年の フラッシュ型A/Dコンバータでは、一般にチョッパ型 コンパレータが広く用いられている。

【0003】このチョッパ型コンパレータは、例えばC 10 MOS (complementary metal oxide semiconductor) インバータゲートの入力に直立接続されたコンデンサ (以降、ホールドコンデンサと呼ぶ) へと、まず、基準 電圧VRを入力し、この際、該CMOSインバータゲー トのその入力と出力とを短絡させることにより、該基準 電圧VRに対応する電荷Qを該ホールドコンデンサへと 蓄える。この後、前記基準電圧VRが入力されていた前 記ホールドコンデンサを、今度はアナログ信号電圧VI へと接続する。このとき、前記CMOSインバータゲー トからは、前記基準電圧VRと前記アナログ信号電圧V 20 Iとの差の値の正負に従った比較結果信号CPが出力さ れる。

【0004】あるいは、これら基準電圧VRとアナログ 信号電圧VIとの入力順序は逆であってもよい。即ち、 まず、前記アナログ信号電圧V I を入力し、この際、前 記CMOSインバータのその入力と出力とを短絡させる ことにより、前記アナログ信号電圧VIに対応する電荷 Qを前記ホールドコンデンサへと蓄える。この後、前記 アナログ信号電圧VIが入力されていた前記ホールドコ の時、前記CMOSインバータゲートからは、前記アナ ログ信号電圧VIと前記基準電圧VRとの差の値の正負 に従った比較結果信号CPが出力される。なお、このよ うにこれらアナログ信号電圧VIと基準電圧VRとの入 力順序を逆としてもよいが、当然ながら、このように逆 とすることで前記比較結果信号CPによる大小判定結果 も反対となる。

【0005】このようなチョッパ型コンパレータにあっ て、その動作速度は、用いるインバータゲートの遅延時 間(動作時間)及び電圧利得に依存する。

【0006】しかしながら、例えば前述の如く前記チョ ッパ型コンパレータに用いる前記インバータゲートとし て例えばCMOSインバータゲートを用いる際に、当該 CMOSインバータゲート自体の遅延時間を短縮し、高 速化を図ろうとし、これに用いられるMOS(metal ox ide semiconductor)トランジスタのチャネル長を小と した場合、そのCMOSインバータゲートの電圧利得が 低下してしまう。又逆に、該CMOSインバータゲート のその電圧利得を向上させようとし、これに用いるMO Sトランジスタのチャネル長Lを大とした場合には、そ 50 合、従来からあった一般的な前記チョッパ型コンパレー

のCMOSインバータゲートの遅延時間が増大してしま ì.

【0007】このような点に鑑み、特開昭63-366 10では、チョッパ型コンパレータにあって、その遅延 時間短縮とその電圧利得向上とを両立することで、その 比較動作速度を向上するという技術が開示されている。 【0008】まず、該特開昭63-36610では、2 つのインバータゲートを直列に用いた前記チョッパ型コ ンパレータにあって、前段の第1インバータゲートの入 力と後段の第2インバータゲートの出力との間を結合容 量を介して接続することで、正帰還回路を構成するよう にしている。このような正帰還回路によって、例えば個 々のインバータゲートの遅延時間を低下させてしまうこ となく、全体的な電圧利得を向上するようにしているも のである。

【0009】又、該特開昭63-36610において後 に追加された実施例にあっては、このような正帰還回 路、即ち、前記第1インバータゲートの入力と前記第2 インバータゲートの出力とを結ぶ正帰還回路を、特別な タイミングにて動作する帰還スイッチにて構成するよう にしている。この実施例にあっても、正帰還回路を構成 することによって、個々のインバータゲートの遅延時間 の延長を抑えながら、全体的な電圧利得を向上し、これ によってその比較動作速度を向上するようにしている。 [0010]

【発明が達成しようとする課題】しかしながら、前記特 開昭63-36610にあって、前述の如く、前記第1 インバータゲートの入力と、前記第2インバータゲート の出力とを所定の結合容量にて接続し、正帰還回路を構 ンデンサを、今度は前記基準電圧VRへと接続する。こ 30 成した場合、該第1インバータゲートの入力の容量が増 大してしまう。これによって、まず、該第1インバータ ゲートの動作速度が低下してしまう。一方、前記第2イ ンバータゲートの出力に関しては、容量負荷が増大して しまい、該第2インバータゲートの動作速度が低下して しまう。従って、このように正帰還回路を構成したとし ても、用いるインバータゲートの特性、例えば前記第2 インバータゲートの出力駆動能力の大きさ等によって は、全体的な比較動作速度の向上はごく小さくなってし まったり、かえって低下してしまう恐れもある。

> 【0011】又、該特開昭63-36610にあって、 前記第1インバータゲートの入力と、前記第2インバー タゲートの出力とを所定の帰還スイッチにて接続するこ とで前述のような正帰還回路を構成するようにした場合 にあっても、このような帰還スイッチを設けることで、 前記第1インバータゲートの入力容量が増大してしまっ たり、前記第2インバータゲータの出力の負荷容量が増 大してしまうという問題がある。この場合、全体的な比 較動作速度が低下してしまう。

【0012】又、このように帰還スイッチを用いる場

タにおける、ホールドコンデンサへと電荷を蓄える「リ セット動作」、及び、入力される前記アナログ信号電圧 VIと前記基準電圧VRとの比較を行う「比較動作」に 加え、更に前記帰還スイッチをオンとする「帰還動作」 を行わなければならない。このような3段階の動作を行 うために、前記特開昭63-36610では、従来から の前記リセット動作を制御するクロック信号と、同じく 従来からの前記比較動作を制御するクロック信号とに加 え、前述のような新たな帰還動作を制御する専用のクロ ック信号を必要としてしまっていた。このため、クロッ 10 ク信号の数の増加等で制御が複雑になってしまうという 問題があった。

【0013】特に、前記帰還動作にあっては、該動作が 前記リセット動作と重複してしまわないように厳密に制 御する必要があり、又、該動作が前記比較動作と重複し てしまわないように厳密に制御しなければならなかっ た。

【0014】該帰還動作が前記リセット動作と一部でも 重複してしまうと、例えば前記第1インバータゲートの 特性と前記第2インバータゲートとの相互の特性の格 差、又これらそれぞれをリセットするリセットスイッチ 相互の特性の格差等によっては、該リセット動作におけ る前記ホールドコンデンサへの電荷の充電が不安定にな ってしまうという問題を生じてしまう。

【0015】又、該帰還動作が前記比較動作と一部でも 重複してしまうと、前記第2インバータゲートの出力の 変動量が、前記第1インバータゲートの入力へ影響を与 えてしまい、正確な比較動作を行えなくなってしまう。 【0016】このように前記帰還動作と前記リセット動 防止することに加え、更に、従来から行われているよう に、当然ながら前記リセット動作と前記比較動作との重 複を防ぐようにしなければならない。該リセット動作と 該比較動作とが一部でも重複してしまうと、前記アナロ グ信号電圧VIと前記基準電圧VRとが短絡されてしま い、該リセット動作でその前記ホールドコンデンサへ正 確な電荷の充電がなされなくなってしまうため、その比 較結果の精度が低下してしまうという問題がある。

【0017】本発明は、前記従来の問題点を解決するべ くなされたもので、クロック信号の数の増加等で制御が 40 複雑にならないようにしながら、又、消費電力の増加を 抑えながら、比較動作速度を向上することができるチョ ッパ型コンパレータを提供することを目的とする。

[0018]

【課題を達成するための手段】なお、本発明の説明にお いては、PチャネルMOSトランジスタが正孔(ホー ル) の移動によって動作するという観点から、Pチャネ ルMOSトランジスタのソースとドレインの呼称につい ては、最高電位側をソースとし、最低電位側をドレイン

スタについては、その動作が主として電子の移動による ものであるという観点から、その最低電位側をソースと 称し、その最高電位側をドレインと称する。

【0019】本発明は、第1インバータゲートの出力と 第2インバータゲートの入力との間を第2コンデンサで 直列接続しておき、基準電圧及び該基準電圧と比較され るアナログ入力電圧を、前記第1インバータゲートの入 力に対して直列接続される第1コンデンサを経て前記第 1インバータゲートへと交互に入力するようにし、又、 この交互入力の際、一方の入力時に前記第1インバータ ゲートの入力と出力との短絡リセット及び前記第2イン バータゲートの入力と出力との短絡リセットを行い、他 方の入力時の前記第2インバータゲートの出力にて、前 記基準電圧と前記アナログ電圧との大小関係を判定する ようにしたチョッパ型コンパレータにおいて、その論理 閾値をシフトさせることができる前記第1インバータゲ ートと、その論理閾値をシフトさせることができる前記 第2インバータゲートと、前記第2インバータゲートの L状態の出力時に比べて、そのH状態の出力時には、前 20 記第1インバータゲートの論理閾値を下降シフトさせる 第1論理閾値シフト回路と、前記第1インバータゲート のL状態の出力時に比べて、そのH状態の出力時には、 前記第2インバータゲートの論理閾値を下降シフトさせ る第2論理閾値シフト回路とを備えたことにより、前記 課題を達成したものである(請求項1対応)。

【0020】又、前記チョッパ型コンパレータにおい て、前記第1インバータゲートが、PチャネルMOSト ランジスタM1及びM5又NチャネルMOSトランジス タM2及びM6を有し、それぞれのソース及びドレイン 作との重複及び前記帰還動作と前記比較動作との重複を 30 について、電源VDD側からグランドGND側へ、前記 PチャネルMOSトランジスシタM5、M1、前記Nチ ャネルMOSトランジスタM2、M6の順に直列接続さ れており、前記PチャネルMOSトランジスタM1のゲ ートと前記NチャネルMOSトランジスタM2のゲート とが当該第1インバータゲートの入力とされ、前記Pチ ャネルMOSトランジスタM1のドレインと前記Nチャ ネルMOSトランジスタM2のドレインとの接続点が当 該第1インバータゲートの出力とされ、前記Pチャネル MOSトランジスタM5のゲートと前記NチャネルMO SトランジスタM6のゲートとが当該第1インバータゲ ートの論理閾値シフト入力とされているものであり、前 記第2インバータゲートが、PチャネルMOSトランジ スタM3及びM7又NチャネルMOSトランジスタM4 及びM8を有し、それぞれのソース及びドレインについ て、電源VDD側からグランドGND側へ、前記Pチャ ネルMOSトランジスシタM7、M3、前記Nチャネル MOSトランジスタM4、M8の順に直列接続されてお り、前記PチャネルMOSトランジスタM3のゲートと 前記NチャネルMOSトランジスタM4のゲートとが当 と称するものとする。一方、NチャネルMOSトランジ 50 該第2インバータゲートの入力とされ、前記Pチャネル

MOSトランジスタM3のドレインと前記NチャネルM OSトランジスタM4のドレインとの接続点が当該第2 インバータゲートの出力とされ、前記PチャネルMOS トランジスタM7のゲートと前記NチャネルMOSトラ ンジスタM8のゲートとが当該第2インバータゲートの **論理閾値シフト入力とされているものであり、前記基準** 電圧と前記アナログ電圧との大小関係の判定時にオンと なる第1閾値シフトスイッチを有し、該第1閾値シフト スイッチにて、前記第1インバータゲートの前記論理閾 値シフト入力と、前記第2インバータゲートの出力とが 10 接続されており、前記第1閾値シフトスイッチ及び該第 1 閾値シフトスイッチでの接続にて、前記第1論理閾値 シフト回路が構成され、前記基準電圧と前記アナログ電 圧との大小関係の判定時にオンとなる第2関値シフトス イッチを有し、該第2閾値シフトスイッチにて、前記第 2インバータゲートの前記論理閾値シフト入力と、前記 第1インバータゲートの出力とが接続されており、前記 第2閾値シフトスイッチ及び該第2閾値シフトスイッチ での接続にて、前記第2論理閾値シフト回路が構成され ていることにより、より簡潔な回路にて、前記課題を達 20 成したものである(請求項2対応)。

【0021】更に、前記チョッパ型コンパレータにおい て、前記PチャネルMOSトランジスタM5及びM7を 省略するか、あるいは、前記NチャネルMOSトランジ スタM6及びM8を省略したことにより、更に簡潔な回 路にて、前記課題を達成したものである(請求項3対 応)。

[0022]

【作用】インバータゲートにあって、入力がH状態であ ると判定されるとし状態が出力され、一方、し状態が入 30 力されていると判定されるとH状態が出力される。この ような入力される論理状態の判定は、所定の論理閾値を 基準とし、入力される電圧と該論理閾値との大小関係を 比較することによりなされる。

【0023】又、このようなインバータゲートにおける 入力信号の立上がりに際しては、該論理閾値を低くシフ ト(以降、下降シフトと称する)すると、H状態が入力 されたとの判定が速かになされる。一方、このようなイ ンバータゲートの入力が立下がる際、該論理閾値を引上 げるようにシフト(以降、上昇シフトと称する)する と、入力がし状態となったことの判定をより早く行うこ とができる。

【0024】本発明においては、このような点に鑑み、 そのチョッパ型コンパレータで直列接続して用いる2つ のインバータゲートを、それぞれその論理閾値をシフト させることができるものとしている。又、このようなイ ンバータゲートを、信号の入力側から順に第1インバー タゲート、第2インバータゲートとするようにしてい

の出力時に比べて、そのH状態の出力時には、前記第1 インバータゲートの論理閾値を下降シフトさせるように している。即ち、前記第2インバータゲートの出力の上 昇(立上がり)時には、前記第1インバータゲートの論 理閾値が下降するものとなる。又、前記第2インバータ ゲートの出力の下降時には、前記第1インバータゲート の論理閾値は上昇されるものである。

【0026】更に、前記第1インバータゲートのし状態 の出力時に比べて、そのH状態の出力時には、前記第2 インバータゲートの論理閾値を下降シフトさせるように している。即ち、前記第1インバータゲートの出力の上 昇(立上がり)時には、前記第2インバータゲートの論 理閾値が下降する。又、前記第1インバータゲートの出 力の下降(立下がり)時には、前記第2インバータゲー トの論理閾値が上昇するものとなる。

【0027】このように、本発明においては、前記第2 インバータゲートの出力に応じ前記第1インバータゲー トの論理閾値をシフトさせる一方、前記第1インバータ ゲートの出力に応じて前記第2インバータゲートの論理 閾値をシフトさせることで、前記リセット後の前記比較 動作時における、前記第1インバータゲートの動作や前 記第2インバータゲートの動作の速度を向上することが できるようになっている。これによって、そのチョッパ 型コンパレータ全体としての比較動作速度を向上するこ とができている。

【0028】又、本発明においては、前記比較動作時に 前記第1インバータゲートのその論理閾値をシフトさ せ、又前記第2インバータゲートのその論理閾値をシフ トさせるようにしているものの、これによってこれら第 1インバータゲート又第2インバータゲートの入力に接 続される容量は増加しないため、これによる動作速度の 低下という問題もない。

【0029】更に、本発明における前述のような論理閲 値のシフトは、従来から行われている比較動作と共に、 並行して行うことが可能である。従って、従来から行わ れている比較動作を制御するクロック信号を用いなが ら、このような論理閾値のシフトをも行うことが可能で ある。従って、このような論理閾値のシフトを行うよう にしたとしても、その制御に必要とするクロック信号の 40 数の増加を抑えることが可能であり、制御が複雑になっ てしまうことはない。

【0030】即ち、例えば前記リセット動作を制御する 1つのクロック信号と、前記比較動作を制御する別のク ロック信号との、最低限2つのクロック信号だけで制御 することも可能である。比較して、前記特開昭63-3 6610では、3相のクロック信号を必要としてしまっ ていた。

【0031】又、このように本発明において動作速度を 向上することで、その比較動作時には、前記第1インバ 【0025】更に、前記第2インバータゲートのL状態 50 ータゲートの出力をH状態又はL状態のいずれか一方へ

と速かに固定することができる。又、前記第2インバー タゲートについても、その出力をH状態又はL状態のい ずれか一方に速かに固定することができる。このため、 これら第1インバータゲート又第2インバータゲートの 出力電圧が、H状態とL状態との間の中途状態となって しまう、立下がりや立上がりの過渡的な期間を短縮する ことができる。これによって、このような中途状態によ る、電源からグランドへの、いわゆる貫通電流を低減す ることができる。

[0032]

【実施例】以下、図を用いて本発明の実施例を詳細に説 明する。

【0033】図1は、本発明が適用された第1実施例の チョッパ型コンパレータの回路図である。

【0034】この図1においては、入力される前記アナ ログ信号圧VIと前記基準電圧VRとの大小関係を比較 する、チョッパ型コンパレータが示されるものである。 【0035】以下の説明においては、前記基準電圧VR を入力しながら前記リセット動作を行った後、前記アナ ログ信号電圧VIを入力しながら、これらアナログ信号 20 電圧VIと基準電圧VRとの大小関係を比較する前記比 較動作を行うというものである。 この場合、 前記アナロ グ信号電圧VIの方が大であれば前記比較結果信号CP はL状態となり、前記基準電圧VRの方が大であれば前 記比較結果信号CPはH状態となる。

【0036】なお、本第1実施例、又後述する第2実施 例及び第3実施例においても、前記アナログ信号電圧V I を入力しながら前記リセット動作を行い、前記基準電 圧VRを入力しながら前記比較動作を行うようにしても V I が大であれば前記比較結果信号C PはH状態であ り、前記基準電圧VRが大であれば前記比較結果信号C PはL状態となるものである。

【0037】この図1において、まず、第1インバータ ゲートはPチャネルMOSトランジスタM1及びM5 と、NチャネルMOSトランジスタM2及びM6とによ り構成されている。又、該第1インバータゲートにおい ては、前記PチャネルMOSトランジスタM1及びM 5、又、前記NチャネルMOSトランジスタM2及びM 6にあって、それぞれのソース及びドレインについて、 電源VDD側からグランドGND側へと、前記Pチャネ ルMOSトランジスタM5、M1、前記NチャネルMO SトランジスタM2、M6の傾に直列接続されている。 【0038】該第1インバータゲートにおいて、特に、 前記PチャネルMOSトランジスタM1及び前記Nチャ ネルMOSトランジスタM2は、主としてインバータゲ ートにおける反転増幅器としての機能を実現するために 用いられている。前記PチャネルMOSトランジスタM 1のゲートと前記NチャネルMOSトランジスタM2の ゲートとは、当該第1インバータゲートの反転増幅器と 50 しての入力となっている。又、前記PチャネルMOSト ランジスタM1のドレインと前記NチャネルMOSトラ ンジスタM2のドレインとが接続され、この接続点が、 当該第1インバータゲートの出力とされ、又前記第2コ ンデンサC 2へと接続されている。

1.0

【0039】又、前記PチャネルMOSトランジスタM 5及び前記NチャネルMOSトランジスタM6は、特 に、該第1インバータゲートにおけるその論理閾値をシ フトさせる機能を実現するために用いられている。特

10 に、前記PチャネルMOSトランジスタM5のゲートと 前記NチャネルMOSトランジスタM6のゲートとは、 第1インバータゲートにおける本発明が適用された論理 **閾値シフト入力とされている。該論理閾値シフト入力へ** と入力される電圧が上昇されると、該第1インバータゲ ートの論理閾値も上昇される。一方、該論理閾値シフト 入力へ入力される電圧が下降されると、該第1インバー タゲートの論理閾値も下降される。

【0040】一方、前記第2インバータゲートについて は、PチャネルMOSトランジスタM3及びM7と、N チャネルMOSトランジスタM4及びM8によって構成 されている。又、該第2インバータゲートについては、 前記PチャネルMOSトランジスタM2及びM7又前記 NチャネルMOSトランジスタM4及びM8にあって、 それぞれのソース及びドレインについて、電源VDD側 からグランドGND側へと直列接続されている。

【0041】該第2インバータゲートにあっては、特 に、前記PチャネルMOSトランジスタM3及び前記N チャネルMOSトランジスタM4は、当該第1インバー タゲートにおける反転増幅器としての機能を実現するた よい。このようにした場合には、前記アナログ信号電圧 30 めに用いられている。前記PチャネルMOSトランジス タM3のゲートと前記NチャネルMOSトランジスタM 4のゲートとは、当該第2インバータゲートの反転増幅 器としての入力となっている。又、前記PチャネルMO SトランジスタM3のドレインと前記NチャネルMOS トランジスタM4のドレインとが接続され、この接続点 が当該第2インバータゲートの出力とされ、 又前記イン バータゲートGの入力へ接続されている。

> 【0042】又、前記PチャネルMOSトランジスタM 7及び前記NチャネルMOSトランジスタM8について は、該第2インバータゲートにおけるその論理閾値をシ フトさせる機能を実現するために用いられている。特 に、前記PチャネルMOSトランジスタM7のゲートと 前記NチャネルMOSトランジスタM8のゲートとは、 該第2インバータゲートにおける本発明が適用された論 理閾値シフト入力とされている。該論理閾値シフト入力 へと入力される電圧が上昇されると、該第2インバータ ゲートの論理閾値は上昇される。又、該論理閾値シフト 入力へ入力される電圧が下降されると、該第2インバー タゲートの論理閾値も下降される。

【0043】又、これら第1インバータゲート及び第2

インバータゲートは、第1コンデンサC1及び第2コン デンサC2と共に直列接続されている。これら第1コン デンサC1及び第2コンデンサC2は、チョッパ型コン パレータに通常用いられるホールドコンデンサとなって いる。

【0044】更に、当該チョッパ型コンパレータの入力 側にあっては、前記アナログ信号電圧V I の入力側にア ナログ入力スイッチSWIが設けられている。一方、前 記基準電圧VRの入力側には、基準電圧スイッチSWR が設けられている。又、当該チョッパ型コンパレータの 10 出力側には、出力バッファとして用いられるインバータ ゲートGが接続されている。

【0045】更に、このような構成の前記第1インバー タゲートにあって、その入力とその出力との間にリセッ トスイッチSW1Aが接続され、その入力とその前記論 理閾値シフト入力との間にリセットスイッチSW1Bが 接続されている。 又、前記第2インバータゲートについ ては、その入力とその出力とはリセットスイッチSW2 Aで接続され、その入力とその前記論理閾値シフト入力 とはリセットスイッチSW2Bで接続されている。

【0046】更に、このような前記第1インバータゲー トと前記第2インバータゲートとは、第1閾値シフトス イッチSWS1と第2閾値シフトスイッチSWS2とに よって、相互に接続されている。具体的には、前記第1 インバータゲートの前記論理閾値シフト入力と前記第2 インバータゲートの出力とが、前記第1 閾値シフトスイ ッチSWS1にて接続されている。又、前記第2インバ ータゲートの前記論理閾値シフト入力と、前記第1イン バータゲートの出力とが、前記第2閾値シフトスイッチ SWS 2にて接続されている。

【0047】本第1実施例における、前記アナログ入力 スイッチSWI、前記基準電圧スイッチSWR、前記リ セットスイッチSW1A、SW1B、SW2A、SW2 B、前記第1閾値シフトスイッチSWS1及び前記第2 閾値シフトスイッチSWS2の動作は次のとおりであ

【0048】まず、前記リセット動作時にあっては、ま ず、前記リセットスイッチSW1A、SW1B、SW2 A及びSW2Bが、共にオンとなる。なお、このような 前記リセット動作を制御するクロック信号をΦs として 40 デンサC1及び前記第2コンデンサC2へと蓄積され もよい。即ち、前記クロック動作を行う期間にあって は、該クロック信号Φs がH状態となる。又該リセット 動作を行わない期間にあっては、該クロック信号Φs は L状態とする。

【0049】一方、前記比較動作にあっては、前記第1 閾値シフトスイッチSWS1及び前記第2閾値シフトス イッチSWS2がいずれもオンとなる。なお、このよう な前記比較動作を制御するクロック信号を、クロック信 号Φb とする。該クロック信号Φb は、該比較動作を行 う期間にH状態となる。又、該比較動作以外の期間にあ 50 ときが示されている。

ってはL状態となる。なお、前記クロック信号Φs のH 状態の期間と、前記クロック信号Φb のH状態との期間 とは重複しないようにされている。

1 2

【0050】又、前記アナログ入力スイッチSWI及び 前記基準電圧スイッチSWRについては、本実施例で は、前記クロック信号Φs に従って前記リセット動作時 に前記基準電圧スイッチSWRがオンとなり、前記クロ ック信号Φb に従って前記比較動作時に前記アナログ入 カスイッチSWIがオンとなるものとしている。

【0051】これは、前述の如く、前記基準電圧スイッ チSWRを入力しながら前記リセット動作を行い、前記 アナログ信号電圧VIを入力しながら前記比較動作を行 うことが前提となっているためである。従って、信号の 入力順を逆として、前記リセット動作時に前記アナログ 信号電圧V I を入力するようにし、前記比較動作時に前 記基準電圧VRを入力するようにした場合には、前記リ セット動作時に前記アナログ入力スイッチSWIをオン とし、前記比較動作時に前記基準電圧スイッチSWRが オンとされる。

【0052】図2は、本第1実施例における前記リセッ 20 ト動作を示す回路図である。

【0053】前述の如く、前記リセット動作時に、前記 リセットスイッチSW1A、SW1B、SW2A、SW 2B及び前記基準電圧スイッチSWRがいずれもオンと なると、結果的に、この図2に示されるような接続とな

【0054】これによって、前記第1インバータゲート のその入力とその出力とが短絡される。又、この短絡状 態における当該第1インバータゲートの論理閾値をVt 30 とする。この時、図3のグラフに示すとおり、該第1イ ンバータゲートの出力する電圧VA1は前記論理閾値V t と等しくなる。

【0055】又、前記第2インバータゲートのその入力 とその出力とも短絡されるこのときの該第2インバータ ゲートの論理閾値をVt とする。すると、図4に示す如 く、このときの該第2インバータゲートの出力の電圧V A 2は該論理閾値Vt と等しくなる。

【0056】又、このようなリセット動作時にあって は、前記基準電圧VRに対応する電荷Qが前記第1コン

【0057】図5は、本第1実施例における比較動作を 示す回路図である。

【0058】前述の如く、比較動作として前記アナログ 入力スイッチSWI、前記第1閾値シフトスイッチSW S1及び前記第2閾値シフトスイッチSWS 2がいずれ もオンとなると、結果としてその接続はこの図5に示さ れるようになる。又、この図5では、このとき前記基準 電圧VRに比べ、前記アナログ信号電圧VIの方が大の 【0059】このように前記アナログ信号電圧VIの方が大のときには、前記第1コンデンサC1の電位及び前記第1インバータゲートの入力電位が上昇する。又、図6のグラフに示す如く、これに伴なって該第1インバータゲートの出力する電圧は、電圧VA1から電圧VB1へと下降する。

【0060】これに伴なって、前記第2コンデンサC2の電位又前記第2インバータゲートの入力電位は下降する。この結果、図7の示される如く、該第2インバータゲートの出力する電位は、電圧VA2から電圧VB2へ 10と上昇する。

【0061】このように該第2インバータゲートの出力 電位が上昇すると、前記第1インバータゲートの前記論 理園値シフト入力へ入力される電位も上昇する。これに 伴なって、前記図6に示した前記論理園値Vt は上昇す

【0062】このような該論理閾値Vtの上昇に伴なって、当該第1インバータゲートにおける入力電圧Vinと出力電圧Voutとの関係は、この図6の実線LA1から破線LB1へと変化する。これに伴なって、同一の入力20電圧Vinであったとしても、当該第1インバータゲートから出力される電圧は、VB1からVC1へと下降する。これは、あたかも該1インバータゲートの電圧利得が上昇されたのと同等の効果と言うことができる。

【0063】一方、前記第1インバータゲートの出力が接続されている前記第2インバータゲートの前記論理関値シフト入力については、これに入力される電位は下降する。これに伴なって、前記図7に示した前記論理関値Vtは下降する。

【0064】このように該論理閾値Vtが下降すると、該第2インバータゲートにおけるその入力電圧Vinとその出力電圧Voutとの関係は、この図7の実線LA2から破線LB2へと変化する。

【0065】これに伴なって、当該第2インバータゲートが出力する電圧は、同一の入力電圧Vinであったとしても、VB2からVC2へと変化する。このような変化は、あたかも当該第2インバータゲートの電圧利得が上昇したのと同等の効果と言うことができる。

【0066】なお、前記図5~前記図7を用いた以上の 説明においては、前記基準電圧VRに対して、前記アナ 40 ログ信号電圧VIが大の場合である。

【0067】しかしながら、これとは逆に、前記基準電圧VRに比べて前記アナログ信号電圧VIが小の場合であったとしても、前記第2インバータゲートの出力によって前記第1インバータゲートの論理閾値が下降され、前記第1インバータゲートの出力にて前記第2インバータゲートの前記論理閾値が上昇され、同様の効果を得ることができる。即ち、前記第1インバータゲートの電圧利得上昇と同等の効果と、前記第2インバータゲートの電圧利得上昇と同等の効果と、前記第2インバータゲートの電圧利得上昇と同等の効果と、前記第2インバータゲートの電圧利得上昇と同等の効果を得ることができる。

【0068】このように、本実施例によれば、前記第1 インバータゲート及び前記第2インバータゲートの電圧 利得を効果的に上昇することができ、結果としてその比 較動作速度を向上することができる。

14

【0069】図8は、本発明が適用された第2実施例のチョッパ型コンパレータの回路図である。

【0070】この図8に示される如く、本第2実施例については、前記第1実施例において前記第1インバータゲートのその論理閾値をシフトさせるために用いられ

る、前記図1に示される前記PチャネルMOSトランジスタM5が省略されている。又、前記第2インバータゲートのその論理閾値をシフトさせるために用いられている、前記図1に示される前記PチャネルMOSトランジスタM7が省略されている。

【0071】図9は、本第2実施例におけるリセット動作を示す回路図である。又、図10は、本第2実施例における比較動作を示す回路図である。

【0072】本第2実施例において用いるそれぞれのM OSトランジスタをいずれも前記第1実施例に用いたも のと同等とした場合、本第2実施例の方が論理閾値のシ フト量は少なくなる傾向がある。即ち、前記第1インバ ータゲートや前記第2インバータゲートのその論理閾値 シフト入力の電圧が同一電圧幅だけ変化したとしても、 変化する論理閾値のシフト量は少なくなる。

【0073】しかしながら、本第2実施例についても、 これら図9及び図10に示される如く、同様の傾向の動 作がなされ、前記第1実施例と類似した効果を得ること ができ、比較動作速度の向上を図ることができる。

【0074】図11は、本発明が適用された第3実施例 30 のチョッパ型コンパレータの回路図である。

【0075】この図11に示す如く、本第3実施例については、前記図1に示した前記第1実施例に用いられる前記NチャネルMOSトランジスタM6及びM8を省略したものである。即ち、前記第1インバータゲートのその論理閾値をシフトさせるために用いられる前記NチャネルMOSトランジスタM6と、前記第2インバータゲートのその論理閾値をシフトさせるために用いられる前記NチャネルMOSトランジスタM8を省略したものである。

10 【0076】これに伴なって、本第3実施例については、前記第1実施例に比べて論理閾値のシフト量が小さくなっている。即ち、前記第1インバータゲート又前記第2インバータゲートについて、それぞれの前記論理閾値シフト入力へ入力される電圧の変化量に対するそれぞれの前記論理閾値の変化量は、本第3実施例については前記第1実施例より少なくなる傾向がある。

【0077】しかしながら、本第3実施例についても、 前記第1実施例と同傾向の効果を得ることができ、その 比較動作速度を向上することができるものである。

50 [0078]

【発明の効果】以上説明したとおり、本発明によれば、 クロック信号の数の増加等で制御が複雑にならないよう にしながら、又、消費電力の増加を抑えながら、比較動 作速度を向上することができるという優れた効果を得る ことができる。

【図面の簡単な説明】

【図1】本発明が適用された第1実施例のチョッパ型コ ンパレータの回路図

【図2】前記第1実施例におけるリセット動作を示す回 区路

【図3】前記第1実施例の第1インバータゲートのリセ ット動作時の出力電圧を示すグラフ

【図4】前記第1実施例の第2インバータゲートのリセ ット動作時の出力電圧を示すグラフ

【図5】前記第1実施例における比較動作を示す回路図

【図6】前記第1実施例の第1インバータゲートの比較 動作時の出力電圧を示すグラフ

【図7】前記第1実施例の第2インバータゲートの比較 動作時の出力電圧を示すグラフ

【図8】本発明が適用された第2実施例のチョッパ型コ 20 VI…アナログ信号電圧 ンパレータの回路図

16

【図9】前記第2実施例のリセット動作を示す回路図

【図10】前記第2実施例の比較動作を示す回路図

【図11】本発明が適用された第3実施例のチョッパ型 コンパレータの回路図

【符号の説明】

CP…比較結果信号

C1…ホールドコンデンサ (第1コンデンサ)

C2…ホールドコンデンサ (第2コンデンサ)

G…インバータゲート(出力バッファ)

10 M1、M3、M5、M7…PチャネルMOSトランジス

M2、M4、M6、M8…NチャネルMOSトランジス

SWI…アナログ入力スイッチ

SWR…基準電圧スイッチ


SWS1…第1閾値シフトスイッチ

SWS2…第2閾値シフトスイッチ


SW1A、SW1B、SW2A、SW2B…リセットス イッチ

VR…基準電圧


【図1】




【図3】




【図7】





【図4】




【図6】












【図9】



【図10】



【図11】



PAT-NO:

JP407264018A

DOCUMENT-IDENTIFIER:

JP 07264018 A

TITLE:

CHOPPER TYPE COMPARATOR

PUBN-DATE:

October 13, 1995

INVENTOR - INFORMATION:

NAME

UENO, MASAYUKI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

KAWASAKI STEEL CORP

N/A

APPL-NO:

JP06055804

APPL-DATE:

March 25, 1994

INT-CL (IPC): H03K005/08, G01R019/165, H03M001/34

ABSTRACT:

PURPOSE: To increase a voltage gain and to speed up operating speed.

CONSTITUTION: When a comparative operation is performed, both threshold

shift switches SWS1, SWS2 are turned on. When the potential of a capacitor C1

is elevated and that of a capacitor ${\tt C2}$ is lowered and the potential of input of

an inverter gate G1 is elevated, the potential of the gates of MOS transistors

M5 and M6 are elavated, and that of the capacitor C2 is further lowered, then,

the potential of the gates of MOS transistors M7 and M8 are elevated lowered,

and that of input of the inverter gate G is further elevated. Consequently, an

effect equivalent to the increment of the voltage gain can be obtained, and the

speed of the comparative operation can be increased. It is enough to

turn on the threshold shift switches SWS1 and SWS2 fundamentally when the comparative operation is performed, and no new clock signal is required.

COPYRIGHT: (C)1995, JPO